DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2003 EPO. All rts. reserv.

11279877

Basic Patent (No,Kind,Date): JP 5181159 A2 930723 <No. of Patents: 001> ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY ELEMENT (English)

Patent Assignee: TOKYO SHIBAURA ELECTRIC CO

Author (Inventor): KOBAYASHI MICHIYA

IPC: *G02F-001/136; G09F-009/30 JAPIO Reference No: 170600P000084 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 5181159 A2 930723 JP 91346591 A 911227 (BASIC)

Priority Data (No,Kind,Date): JP 91346591 A 911227 DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

04189459 **Image available**

ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY ELEMENT

PUB. NO.:

05-181159 [JP 5181159 A]

PUBLISHED:

July 23, 1993 (19930723)

INVENTOR(s): KOBAYASHI MICHIYA

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

03-346591 [JP 91346591]

FILED:

December 27, 1991 (19911227)

INTL CLASS:

[5] G02F-001/136; G09F-009/30

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 44.9

(COMMUNICATION - Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R044 (CHEMISTRY -- Photosensitive

Resins); R096 (ELECTRONIC MATERIALS - Glass Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS): R100 (ELECTRONIC MATERIALS - Ion Implantation)

JOURNAL:

Section: P, Section No. 1637, Vol. 17, No. 600, Pg. 84,

November 04, 1993 (19931104)

ABSTRACT

PURPOSE: To realize high quality display having sufficiently high luminance and controlled display defects.

CONSTITUTION: Since a black matrix 108 is disposed on the TFT substrate side of this liquid crystal display element but is not disposed at parts confronting scanning lines 104, electric capacity is not formed between the matrix 108 and the scanning lines 104 made of a metal or semiconductor through an insulating layer, accordingly the problem of occurrence of display defects due to such electric capacity is solved. Since the black matrix 108 is disposed on the TFT substrate side, high alignment accuracy is not required at the time of combining substrates, the rate of opening to a pixel electrode 105 can be increased and the luminance of picture elements can be enhanced. High quality display having high luminance can be attained.

(19)日本国特計庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-181159

(43)公開日 平成5年(1993)7月23日

(51)Int.CL		識別記号	庁内整理番号	FI	技術表示箇所
G 0 2 F	1/136	500	9018-2K		
G09F	9/30	349 C	6447-5G		

審査請求 未請求 請求項の数1(全 9 頁)


(21)出顧番号	特顯平3-348591	(71)出願人	000003078 株式会社東芝
(22)出顧日	平成3年(1891)12月27日	(72)発明者	神奈川県川崎市幸区堀川町72番地 小林 道哉 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内
		(74)代理人	弁理士 須山 佐一 (外1名)

(54)【発明の名称】 アクティブマトリックス型液晶表示素子

(57)【要約】

【目的】 アクティブマトリックス型液晶表示素子にお いて、十分な輝度を有しかつ表示不良が抑えられた高品 位な表示を実現する。

【構成】 ブラックマトリックス108は、TFT基板 側に設けられており、しかも走査線104に対向する部 分には設けられていないので、金属もしくは半導体から なる走査線104との間で絶縁層を介して電気容量を形 成することがない。したがってそのような電気容量に起 因して発生する表示不良の問題が解決される。また、前 述のようにブラックマトリックス108はTFT基板側 に設けられているので、基板を組み合わせる際の位置合 わせ精度の問題がなく、画素電極105に対する開口率 を高くすることができ、画素の輝度を高くできる。こう して、輝度が高くかつ高品位な表示が実現できる。



(2)

【特許請求の範囲】

【請求項 1 】 複数の走査線および複数の信号線からな るマトリックス配線と、前記マトリックス配線の各交差 部に設置された画素電極と、前記画素電極および前記マ トリックス配線に接続されるトランジスタスイッチング 索子とを有するスイッチング索子基板と、前配画素電極 に対向する対向電極を有する対向基板と、前配スイッチ ング素子基板と前記対向基板との間に挟持される液晶組 成物とを有するアクティブマトリックス型液晶表示素子 において、

前記走査線を実質的に覆うことなく前記画素電極どうし の間隙を覆うように前記スイッチング素子基板に配設さ れる遮光膜を具備することを特徴とするアクティブマト リックス型液晶表示素子。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は薄膜トランジスタ(TF T) からなるスイッチング素子を用いたアクティブマト リックス型液晶表示素子に関する。

[0002]

【従来の技術】液晶表示素子は、テレビやグラフィック ディスプレイなどの表示素子として盛んに用いられてい る。そのなかでも、特にアクティブマトリックス型液晶 表示素子は、高速応答性を有し、高画素数化に適してお り、ディスプレイ画面の高画質化、大型化、カラー画面 化等を実現するものとして期待され、研究開発が進めら れて既に実用化されたものもある。

【0003】 このアクティブマトリックス型液晶表示素 子は、透明絶縁基板上に走査線と信号線を直交するよう に設け、その走査線と信号線の交差部ごとにスイッチン 30 層間絶縁膜802を貧通するアルミ(A1)とクロム グ素子と画素電極とをそれぞれ配設したものである。

【0004】とのスイッチング素子によって各画業の駆 動制御が分散的に行なわれるので、面素の高速駆動が可 能となり、また高画素数化や大面積化が可能となる。

【0005】スイッチング素子としては通常、その使用 目的に合致した急峻なオン・オフ特性を有する薄膜トラ ンジスタ (以下、TFT: Thin Film Tra nsistorと略称)が用いられる。

【0006】TFTは絶縁ゲート型の電界効果トランジ が信号線に、ソースが画素電極に接続されている。

【0007】ゲートに走査パルスが投入されると、その ゲートを有するTFTのドレインとソースの間が導通状 態となって、信号線からドレイン、ソースを通って画素 電極に信号電圧が印加される。ゲートに走査バルスが投 入されていないときは、そのTFTのソースとドレイン の間は高抵抗な状態になっているので、そのソースに接 続されている画索電極にはドレインからの信号電圧が印 加されず、画素電極の電位が保持される。TFTにおい ては、このようなスイッチング動作が行なわれる。

2

【0008】CのTFTとしては、非晶質シリコン(a -Si〉または多結晶シリコン(poly-Si)を用 いたものが一般的である。

【0009】非晶質シリコン(a-Si)を用いたTF Tは、ガラス基板上に大面積にわたって形成が可能であ るという特長から、壁掛けテレビやOA用ディスプレイ といった大型の液晶表示装置に適している。一方、多結 晶シリコン(poly-Si)を用いたTFTは、キャ リアの移動度が10~ 200 [cm/Vs] と高いことから 10 TFTの外形寸法を小さく形成しても液晶の駆動には間 題なく、またその周辺駆動回路も既存の製造プロセスに よって同一基板上に一体に形成することができるので、 小型化、高精細化が要求されるビデオカメラのビューフ ァインダやプロジェクションテレビに用いられる液晶表 示装置に適している。

【0010】図8は多結晶シリコンを用いたTFT基板 を有する従来の液晶表示素子の表示画素領域部分を示す 平面図、図9はそのA-B線に沿う断面図である。

【0011】との液晶表示素子の表示画素領域部分は、 20 TFT801と、信号線803と、走査線804と、面 素電極805と、蓄積容量806とを有している。

【0012】TFT801は、多結晶シリコンからなる 活性層811、ゲート絶縁膜812、低抵抗の多結晶シ リコンからなるゲート813からその主要部が構成され

【0013】活性層811のゲート813に対面する部 分の両脇にはn型ドーパントである燐(P)をドーピン グして低抵抗とし、ソース814、ドレイン815が形 成されている。ドレイン815はコンタクトホールにて (Cr)の 2層構造からなる層間接続電極部を介して信 号線803に接続されている。またソース814はコン

タクトホールにて層間絶縁膜802を貫通するアルミ (A1) とクロム(Cr)の 2層構造からなる層間接続 電極822を介して、ITOの透明電極からなる画素電 極805に接続されている。またゲート813は走査線 804と一体に低抵抗の多結晶シリコンで形成されてい

【0014】また、活性層811の端部821はゲート スタの一種であり、例えばゲートが走査線に、ドレイン 40 絶縁膜812の端部831を介して蓄積容量線807に 対向するように配設されている。この蓄積容量線807 は、前配のゲート813と同層の低抵抗の多結晶シリコ ン膜をパターンニングして設けられたものである。これ 5の活性層811の端部821、ゲート絶縁膜812の 端部831、蓄積容量線807によって蓄積容量806 が形成されている。

> 【0015】ところで前記のようなTFTは、特に活性 層にアモルファスシリコン(a-Si)を用いたものは 太陽電池にとのアモルファスシリコンが用いられている 50 ことからも明らかなように、光電流の発生が顕著であ

(3)

る。この光電流の発生は多結晶シリコンを用いたTFT においても発生する。外部からTFTに光が照射される と、光電流が発生してTFTが誤動作してしまう。そこ でこのような光電流の発生を防ぐために、外部からTF Tに照射される光を遮断するための遮光膜を設ける必要 がある。

【0016】図10は上述のTFT基板800と、これ に対向して設けられる対向基板900とを示す一部省略 射視図、図11は対向基板900の断面図である。

908、カラーフィルタ903、ITOの透明電極から なる対向電極905が配設されている。

【0018】ガラス製絶縁基板901上に、スパッタリ ングなどにより成膜したクロム(Cェ)のような金属か らなる薄膜をフォトエッチングしてなるブラックマトリ ックス908が形成されている。その上層に染色法また は顔料分散法または印刷法などによりカラーフィルタ9 03が形成されている。さらにその上層に対向電極90 5としてITOからなる透明電極層と、それを液晶に直 接に晒すととを防ぐとともに液晶を配向させるように表 20 クマトリックスに國素電極とのオーバーラップ部分を設 面をラピング処理してなる配向陣907が形成されてい

【0019】ブラックマトリックス908は、前述のよ うに対向基板900上に成膜されたクロム (Cr) のよ うな金属からなる薄膜をフォトエッチングしてなる遮光 膜で、図10に示すように画素電極に対向する部分のみ に開口を有し、その他の部分、即ち画素電極と画素電極 との間隙に対向する部分を覆って遮光するようなパター ンに形成されている。

して正確に位置を合わせて組み合わされたときに、TF T基板800上の画素電極805の直上にこのブラック マトリックス908の開口部が位置して、画素電極80 5の部分は光が通過し、その他の信号線803や走査線 804と画索電極805との間隙の部分およびTFTに は光が通らないようにする。

【0021】とのブラックマトリックス908によっ て、外部からTFT801に照射されようとする光を遮 断して光電流によるTFTの誤動作を防ぐとともに、信 号線803および走査線804などからなるマトリック 40 µm程度まで実現が可能だからである。 ス配線と画素電極805との間隙の部分などを通過して 漏れる光によるコントラスト比の低下を防いでいる。

(0022)

【発明が解決しようとする課題】しかしながら、上記の ようなブラックマトリックスは通常、対向基板側に配置 されるが、このときもしTFT基板と対向基板との位置 がずれると、信号線803や走査線804などの配線と 画素電極805との間の間隙部分を通過して光が漏れ る。これが表示不良の原因となって、例えばホワイトモ ードの液晶表示素子の場合では漏れた光に対応する部分 50 配設されることで静電容量が形成されてしまうという間

の画素は常時点灯しているように明るく見え、コントラ スト比の低下や表示むらなどの表示不良の原因になると いう問題がある。

【0023】そこで丁F丁基板と対向基板とを組み合わ せる際に高精度の位置合わせが必要となるが、このよう な高精度な位置合わせは容易ではない。この位置合わせ 精度の一例を示すと、対角 5インチ程度のサイズの液晶 表示素子で通常、± 2μm程度、10インチ程度のもので ± 3µm程度であり、位置合わせ精度をこれ以上に高め 【0017】対向基板900は、ブラックマトリックス 10 ることは、製造技術上困難である。そして液晶表示素子 の画素寸法は高精細化に対応して微細化がさらに著しく なってゆくので、今後もさらにこの位置合わせは困難に なってゆくことが考えられる。

> 【0024】とのような位置ずれへの対策として、前記 の位置合わせ精度の寸法程度画素電極とオーバーラップ するようにブラックマトリックスを配設するという方法 が通常採用されている。このようにすれば、TFT基板 と対向基板とを組み合わせる際の位置ずれは前記のオー パーラップ部分の寸法までは吸収できる。しかしブラッ けるということは、その分ブラックマトリックスの画素 電極に対する開口面積が小さくなって、その開口率の低 下の分、画素の輝度が低下するという問題がある。

【0025】さらに、TFT基板と対向基板とでは、そ の製造プロセスにおける熱履歴が異なっているが、熱に よる膨脹、伸縮の度合いが異なることから両基板のバタ ーンのビッチそのものが製造プロセス中にずれてしま い、正確な位置合わせがさらに困難になるという問題も ある。この問題を解決するためには、前記のブラックマー 【0020】対向基板900がTFT基板800に対向 30 トリックスのオーバーラップ部分をさらに大きくしなけ ればならないが、これによってさらにブラックマトリッ クスの画素電極に対する開口面積が小さくなって、画素 の輝度がさらに低下するという問題がある。

> 【0026】このように、対向基板側にブラックマトリ ックスを配設する場合には、TFT基板と対向基板とを 組み合わせる際の位置ずれの問題がある。

> 【0027】そこで、ブラックマトリックスをTFT基 板側に作り込むことが考えられる。同一基板上での画素 電極とブラックマトリックスとの位置合わせ精度は、 1

> 【0028】しかしながら、このようにブラックマトリ ックスをTFT基板側に作り込むとき、TFT基板の構 造が複雑になり、また製造プロセスも煩雑なものとなっ て、歩留りの低下などから製造コストが上昇するという 問題がある。

> 【0029】また、ブラックマトリックスは通常、クロ ム(Cェ)のような金属薄膜で形成されるが、このよう な金属薄膜が走査線などのマトリックス配線やTFTの 上層または下層にこれらに近接してこれらを覆うように

特開平5-181159

題がある。

【0030】特にそのような静電容量の影響を大きく受 けるのは走査線中を通る走査パルスであり、前配の静電 容量によって走査パルスに遅延や波形なまりが生じて、 TFTの動作遅延や誤動作が発生し、引いては液晶表示 素子上の画像に表示不良が発生するという問題がある。 '(0031) 本発明はこのような問題を解決するために 成されたもので、その目的とするところは、信号線など のマトリックス配線と画素電極との間の間隙やTFTを 精度良く覆うブラックマトリックスを具備することで、 表示画素の輝度の低下の問題を解消し、かつTFTの動 作遅延や誤動作に起因する液晶表示素子の表示不良の発 生の問題を解消し、十分な輝度を持ち、かつ表示不良の 発生を抑えた、高品位な画像表示を実現する液晶表示素 子を提供することにある。

5

[0032]

【課題を解決するための手段】上記の問題を解決するた めに、本発明のアクティブマトリックス型液晶表示素子 は、複数の走査線および複数の信号線からなるマトリッ れた画素電極と、前配画素電極および前記マトリックス 配線に接続されるトランジスタスイッチング素子とを有 するスイッチング素子基板と、前記画素電極に対向する 対向電極を有する対向基板と、前記スイッチング素子基 板と前記対向基板との間に挟持される液晶組成物とを有 するアクティブマトリックス型液晶表示素子において、 前記走査線を実質的に覆うことなく前記画素電極どうし の間隙を覆うように前記スイッチング素子基板に配設さ れる遮光膜を具備することを特徴としている。

トリックスは、前記のスイッチング索子基板の上層で も、下層でも、また層構造の中間層にでも設けて良い。 ただしこのとき、ブラックマトリックスはTFTに入針 してくる外部からの光をTFTに当らないように遮断 し、かつ前記画素電極どうしの間隙から光が漏れないよ うに配設されていなければならない。

【0034】また、ブラックマトリックスは場合によっ ては走査線だけでなく信号線を覆うことのないように配 設してもよい。

【0035】また、とのブラックマトリックスは、それ 40 が配設される位置および形状によっては、走査線との間 で形成される静電容量が実質的に無視できる程度であれ ば、部分的に走査線を覆うように、または走査線にオー パーラップさせるように配設してもよい。例えばTFT や走査線の配設された層からある程度の距離をおいた層 にブラックマトリックスが配設されているような場合、 前記のスイッチング素子基板に対して斜交方向から入射 してくる光がTFTに当ることや、そのような光が開口 部分から漏れてしまうということも考えられるが、これ を防止するにはある程度のオーパーラップが必要だから 50 oly-Si)からなるTFTの活性層111、ゲート

である.

(4)

[0036]

【作用】遮光膜としてのブラックマトリックスは、走査 線および信号線からなるマトリックス配線やTFT素子 や画素電極などを有するTFT基板(いわゆるスイッチ ング素子基板)側に設けられるので、対向電極側に設け られた場合のような基板間の位置合わせのずれによる光 の漏れの問題がなく、マトリックス配線と画素電極との 間の間隙やTFTを精度良く覆うことができる。したが 10 ってブラックマトリックスと画素電極とのオーバーラッ プを極めて小さくすることができ、画素電極に対するブ ラックマトリックスの開口面積の低下に起因した表示画 素の輝度の低下の問題が解消できる。

【0037】また、このブラックマトリックスは走査線 を覆うことなく電極どうしの間隙を覆うように配設され ているので、絶縁層を介して金属や半導体からなる走査 線との間で静電容量が形成されるととがない。とれによ り静電容量に起因した走査パルスの波形なまりや遅延に よるTFTの誤動作や動作遅延の発生を抑制して液晶表 クス配線と、前記マトリックス配線の各交差部に設置さ 20 示素子の表示不良を解消し、十分な輝度を持ちかつ表示 不良の発生を抑えた高品位な画像表示を実現することが できる.

[0038]

【実施例】以下、本発明のアクティブマトリックス型液 晶表示素子の実施例を、図面に基づいて詳細に説明す。

【0039】(実施例1)図1は本発明に係る第1の実 施例のアクティブマトリックス型液晶表示素子の表示画 素部分を示す平面図、図2はそのA-B線に沿う断面 【0033】なお、前記の遮光膜、いわゆるブラックマ 30 図、図3は第1の実施例のアクティブマトリックス型液 晶表示素子を石英製透明絶縁基板側から見た平面図であ

> 【0040】この第1の実施例のアクティブマトリック ス型液晶表示素子は、ブラックマトリックスがTFTの 下層に配設されたTFT基板と、これに対向する対向基 板と、これらの両基板間に挟持される液晶組成物とを有 している。

> [004]] ここでは、本実施例の主要部としてブラッ クマトリックスが配設されたTFT基板を中心に説明す

> 【0042】本実施例のTFT基板の表示画素部分は、 TFT101と、信号線103と、走査線104と、画 紫電極105と、蓄積容量106と、ブラックマトリッ クス108とからその主要部が構成されている。

> 【0043】その層構造としては、石英製透明絶縁基板 100上に下層から順にチタン(Ti)やタングステン (W) などの金属膜またはそれらのシリサイド膜などか らなる遮光膜としてのブラックマトリックス108、酸 化シリコン (SiO,)膜108、多結晶シリコン (p

(5)

絶縁膜112、低抵抗の多結晶シリコン (poly-S j)からなるゲート113および走査線104および蓄 積容量線107、層間絶縁膜102、ITOのような透 明電極からなる画素電極105、アルミ(A1)とクロ ム(CF)の 2層構造からなる信号線103および層間 接続電極122、SiN、からなる保護膜123が形成 されている.

【0044】スイッチング素子としてのTFT101 は、前述のソース114およびドレイン115を有する 活性層111と、ゲート絶縁膜112と、ゲート113 10 て十分な輝度を持ちかつ表示不良の発生を抑えた高品位 とからその主要部が構成されている。

【0045】活性層111のゲート113に対面する部 分の両脇はn型ドーパントである牌(P)をドーピング して低抵抗とし、ソース114、ドレイン115が形成 されている。ドレイン115はコンタクトホールにて層 間絶縁膜102を貫通するアルミ(A1)とクロム(C r)の 2層構造からなる信号線103に接続されてい る。またソース114はコンタクトホールにて層間絶縁 膜102を貫通するアルミ (A1) とクロム (Cr) と の 2層構造からなる層間接続電極122を介して、IT 20 で、これが電気的シールドのように機能して信号線10 〇の透明電極からなる画素電極105に接続されてい る。またゲート113は走査線104と一体に低抵抗の 多結晶シリコンで形成されている。

【0046】また、活性層111のソース側の端部12 1はゲート絶縁膜112の端部131を介して蓄積容量 線107に対向するように配設されている。 との蓄積容 量線107は、前記のゲート113と問層の低抵抗の多 結晶シリコン膜をパターンニングして設けられたもので ある。活性層111の端部121、ゲート絶縁膜112 の端部131、蓄積容量線107によってMOS容量で 30 ことができることが確認された。 ある蓄積容量106が形成されている。

【0047】そしてブラックマトリックス108は、図 1 において斜線の部分で示したが、膜厚が約 200nmの 遮光膜で、走査線104および信号線103が交差して なるマトリックス配線と画素電極105との間隙および TFT101を覆い、かつ画素電極105、走査線10 4、信号線103、および蓄積容量線107を覆うこと のないように配置されている。ただし図3に示すよう に、光の漏れをより確実に防ぐために、コントラスト比 の低下などの影響のない範囲内で若干のオーバーラップ 40 を設けてある。

【0048】従来のように対向基板側に配置されたブラ ックマトリックスにおいてはその位置合わせのずれに対 応するためにブラックマトリックスと画素電極とのオー バーラップが 2乃至 3μm程度必要であり、その画素間 のピッチが60μmのときの開口部分の開口率は30%だっ た。しかし本発明に係るブラックマトリックス108に おいては、前記のようなオーバーラップの寸法は 1μm 以下にすることができるので、その開口部分の開口率は ラスト比の低下を抑えて、十分な輝度を持ちかつ表示不 良の発生を抑えた高品位な画像表示を実現している。 【0049】また、ブラックマトリックス108は走査 線104を覆うととなく配設されているので、絶縁層と しての酸化シリコン(SiO,)膜109などを介して 走査線104との間で静電容量が形成されることがな く、このような静電容量に起因した走査バルスの波形な まりや遅延によるTFT101の誤動作や動作遅延が抑 制されて液晶表示素子の表示不良が解消される。こうし

な画像表示を実現することができる。

【0050】また、本実施例のブラックマトリックス1 08は、信号線103を覆うととなく配設されているの で、ブラックマトリックス108と信号線103との間 に静電容量が形成されることがなくなり、この静電容量 に起因する信号電圧の変動などの問題も解消される。 【0051】さらに、金属製のブラックマトリックス1 08は、図2、図3にも明らかなように信号線103と 画素電極105との間の間隙の下層に設けられているの 3と画素電極105との間でのクロストークを抑制す る。これにより信号線103との間のクロストークに起 因する画素電極105の電位変動が抑制される。 このよ うなクロストークに起因する画素電極105の電位変動 を実際に測定したところ、従来技術に係る液晶表示素子 の電位変動率が1.0 %であるのに対し、本実施例の液晶 表示素子における電位変励率は、ブラックマトリックス 108に電圧を印加しないときで0.7%、対向電極の電 位程度の電圧を印加したときで0.3%にまで低減させる

【0052】このような本実施例のアクティブマトリッ クス型液晶表示素子の製造方法を、その工程の順を追っ て簡略に説明する。

【0053】石英製透明絶縁基板100上に、膜厚 200 nm程度のチタン(Ti)やタングステン(W)などの 金属膜のたはそのシリサイド膜などをスパッタリング法 などにより成膜し、フォトエッチングなどでパターニン グしてブラックマトリックス108を形成する。

【0054】次に 800n m程度の膜厚の酸化シリコン (SiO.)膜109を常圧CVD法またはプラズマC V D法などで基板全面に成膜する。

【0055】次に多結晶シリコン(poly-Si)膜 を減圧CVD法により成膜して 600度で24時間の間相成 長させたのち、パターニングして活性層111を得る。 この活性層 111のソース114側の端部121は蓄積 容量106の電極として用いられるように、 若積容量線 107と対向するように形成する。そしてこの活性層1 11の表面に熱酸化法によりゲート絶縁膜112を形成 する.

40%にまで大きくすることができ、画素の輝度やコント 50 【0058】次に減圧CVD法により多結晶シリコン

(6)

10

(poly-Si) 膜を成膜し、これをパターニングし てゲート113、走査線104、蓄積容量線107を形 成する。 活性層 1 1 1 にはイオン注入法で n型ドーバ ントである癖(P)を打ち込み、ソース114およびド レイン15を形成する。

【0057】次に層間絶縁膜102として酸化シリコン (SiO。)を減圧CVD法により成膜し、さらに画素 電極105としてITO膜をスパッタリング法により成 膜する。

ルをあけ、その上にアルミ (Al) とクロム (Cr) の 2層構造からなる信号線103および層間接続電極12 2を形成する。

【0059】そしてこれらの上層全体を覆うようにSi N. からなる保護膜123を、プラズマCVD法を用い て形成する。

【0060】とのように本実施例のアクティブマトリッ クス型液晶表示素子は、石英製透明絶縁基板100の直 上にブラックマトリックス108を形成してのちのブロ セスがほとんど従来の製造プロセスを応用できるので、 特殊な製造プロセスを付加する煩雑さや、製造コストの 上昇もほとんどなく、製造方法の面から見ても優れてい

【0061】(実施例2)図4は本発明の第2の実施例 のアクティブマトリックス型液晶表示素子の画素部分を 示す平面図、図5はそのA-B線に沿う断面図である。 なお、同図においては本発明の要点の理解を簡易にする ために、蓄積容量を省略した構造のアクティブマトリッ クス型液晶表示素子の表示面素部分を示している。

構造は、図5に示すように、下層から順に石英製透明絶 **縁基板200上に、多結晶シリコン(poly-Si)** からなるTFTの活性層211、ゲート絶縁膜212、 低抵抗の多結晶シリコン(poly-Si)からなるゲ ート213および走査線204、層間絶縁膜202、 I TOのような透明電極からなる画素電極205、アルミ (A1) とクロム (Cr) の 2層構造からなる信号線2 03および層間接続電極222、SiN。からなる保護 膜223、チタン (Ti) やタングステン (W) などの 金属膜あるいはそれらのシリサイド膜からなる遮光膜と 40 してのブラックマトリックス208が形成されている。 このブラックマトリックス208の厚さは 200nmとし た。また保護膜223の厚さは 300nmとした。

【0063】このようにTFT基板の最上層に配置され たブラックマトリックス208の平面的な形状は、図4 に示すように、画素電極205どうしの間隙およびTF T201を覆い、かつ画業電極205および走査線20 4は覆うことのないような形状に配設されている。ただ し、光の漏れをより確実に防ぐために、コントラスト比 の低下などの影響のない範囲内で若干のオーバーラップ 50 極からなる画素電極305が形成されている。

を設けてある。このオーバーラップの寸法は 1μ m以下 で、画素電価205に対しての開口部分の開口率は40% にまで大きくすることができ、画素の輝度やコントラス ト比の低下を抑えて、十分な輝度を持ちかつ表示不良の 発生を抑えた髙品位な画像表示を実現している。

【0064】また、信号線203と画素電極205との 間のクロストークに起因する画素電極205の電位変動 を測定したところ、従来技術に係る液晶表示素子の電位 変動率が1.0%、第1の実施例の液晶表示素子における 【0058】そして層間絶繰膜102にコンタクトホー 10 電位変動率が0.7%であるのに対して、この第2の実施 例においてはブラックマトリックス208に電圧を印加 しなくとも囲素電極205の電位変動率は0.5%となっ た。これは、第2の実施例のブラックマトリックス20 8が画素電極205 および信号線203に第1の実施例 よりも近接して設けられているために、電気的シールド 効果を高めることができたためである。

> 【0065】(実施例3)図6は本発明の第3の実施例 のアクティブマトリックス型液晶表示素子の面素部分を 示す平面図、図7はそのA-B線に沿う断面図である。 20 同図においては、本発明の要点の理解を簡易にするため に、蓄積容量を省略した構造のアクティブマトリックス 型液晶表示素子を示している。

【0086】この第3の実施例においては、ブラックマ トリックス308は走査線304、信号線303からな るマトリックス配線およびTFT301よりも上層で、 かつ画素電極305よりも下層の位置に配置されてい る。そしてその平面的な形状は、画素電極305どうし の間隙およびTFT301を覆い、かつ画素電極305 および走査線304は覆うことのないような形状に配設 【0082】本実施例のTFT基板の表示画素部分の層 30 されている。ただし、光の旛れをより確実に防ぐため に、コントラスト比の低下などの影響のない範囲内で若 干のオーバーラップを設けてある。このオーバーラップ の寸法は 1μm以下で、画素電極305に対しての開口 部分の閉口率は40%にまで大きくすることができ、画素 の輝度やコントラスト比の低下を抑えて、十分な輝度を 持ちかつ表示不良の発生を抑えた高品位な画像表示を実 現している。

> 【0067】本実施例のTFT基板の表示画素部分の層 構造は、図7に示すように、下層から順に石英製透明絶 **縁基板300上に多結晶シリコン (poly-Si)**か らなるTFTの活性層311、ゲート絶縁膜312、低 抵抗の多結晶シリコン(poly-Si)からなるゲー ト313および走査線304、層間絶縁膜302、アル ミ(A1)とクロム(Cr)の 2層構造からなる信号線 303、SiN. からなる層間絶縁膜324、チタン (Ti) やタングステン(W) などの金属膜またはそれ らのシリサイド膜からなる遮光膜としてのブラックマト リックス308、SiN. からなる保護膜323、層間 接続電極322と一体形成された「TOのような透明電

(7)

【0068】 このブラックマトリックス308の厚さを 200nm、保護膜323および層間絶縁膜324の厚さ をそれぞれ 200nmとした。

【0069】ブラックマトリックス308が上記のよう に配置されていることにより、本実施例においては、画 素電極305のクロストークに起因する電位変動率を第 2の実施例よりもさらに低減した 0.4%とすることがで きた。これは、第2の実施例のブラックマトリックス2 08が画素電極205および信号線203に第1の実施 例よりもさらに近接して設けられているために、電気的 10 B線に沿う断面図。 シールド効果をさらに高めることができたためである。 [0070]

【発明の効果】以上、詳細に説明したように、本発明の アクティブマトリックス型液晶表示素子は、走査線およ び信号線からなるマトリックス配線と画素電極との間の 間隙やTFTを精度良く覆うブラックマトリックスを有 することで、表示画素の輝度の低下の問題を解消し、か つTFTの動作遅延や誤動作に起因する液晶表示素子の 表示不良の発生の問題を解消して、十分な輝度を持ちか つ表示不良の発生を抑えた高品位な画像表示の実現を可 20 105…画素電極 能としている。

【図面の簡単な説明】

【図1】本発明に係る第1の実施例のアクティブマトリ ックス型液晶表示素子の表示画素部分を示す平面図。

【図2】本発明に係る第1の実施例のアクティブマトリ ックス型液晶表示素子の表示画素部分のA - B線に沿う 断面図。

【図3】本発明に係る第1の実施例のアクティブマトリ ックス型液晶表示素子を石英製透明絶縁基板側から見た

【図4】本発明に係る第2の実施例のアクティブマトリ ックス型液晶表示素子の画素部分を示す平面図。

【図5】本発明に係る第2の実施例のアクティブマトリ ックス型液晶表示素子の画素部分のA-B線に沿う断面* *図.

【図6】本発明に係る第3の実施例のアクティブマトリ ックス型液晶表示素子の画素部分を示す平面図。

【図7】本発明に係る第3の実施例のアクティブマトリ ックス型液晶表示素子の画素部分のA-B線に沿う断面

【図8】従来の液晶表示素子の表示画素領域部分を示す 平面図。

【図9】従来の液晶表示素子の表示画素領域部分のA-


【図10】TFT基板800と、これに対向して設けら れる対向基板900を示す一部省略射視図。

【図11】対向基板900の断面図。


【符号の説明】


- 100…石英製透明絶縁基板
- 101 ··· TFT
- 102…層間絶縁膜
- 103…信号線
- 104…走査線
- 106…蓄積容量
- 107…蓄積容量線
- 108…プラックマトリックス
- 109…酸化シリコン膜
- 1 1 1 …活性層
- 112…ゲート絶縁膜
- 113…ゲート
- 114 ... ソース
- 115…ドレイン
- 30 121…活性層のソース側の端部
 - 122…層間接続電極
 - 123…保護膜
 - 131…ゲート絶縁膜の端部


[図1]





[図2]



















(9)


特開平5-181159



[図9]



(**図**11)



DIALOG(R)File 345:Inpad c/Fam.& Legal Stat (c) 2003 EPO. All rts. reserv. 11594908

Basic Patent (No,Kind,Date): JP 6011728 A2 940121 <No. of Patents: 001> LIQUID CRYSTAL DISPLAY DEVICE AND ITS PRODUCTION (English)

Patent Assignee: TOKYO SHIBAURA ELECTRIC CO

Author (Inventor): KOBAYASHI MICHIYA

IPC: *G02F-001/136;

JAPIO Reference No: 180211P000070 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 6011728 A2 940121 JP 92170761 A 920629 (BASIC)

Priority Data (No,Kind,Date): JP 92170761 A 920629